مصفوفة البوابات المبرمجة حقليا (FPGA)‎ المنفذة لشبكات المدرك متعددة الطبقات (MLP)‎

العناوين الأخرى

FPGA implementation of a multilayer perceptron (MLP)‎ network

المؤلفون المشاركون

رافد أحمد خليل
كداوي، نور طلال

المصدر

مجلة هندسة الرافدين

العدد

المجلد 17، العدد 1 (28 فبراير/شباط 2009)، ص ص. 1-13، 13ص.

الناشر

جامعة الموصل كلية الهندسة

تاريخ النشر

2009-02-28

دولة النشر

العراق

عدد الصفحات

13

التخصصات الرئيسية

الهندسة الكهربائية

الموضوعات

الملخص AR

في هذا البحث تم اقتراح طريقة تصميم شبكة عصبية نوع مدرك متعددة الطبقات ((MLP) بالاعتماد على تدريبها باستخدام خوارزمية الانتشار العكسي ((BP)، ثم تنفيذها باستخدام لغة وصف الدوائر المتكاملة ذات السرعة الفائقة (VHD) و التي تستخدم لعمل تصاميم ضخمة فائقة التكامل (VLSI).

في البداية تم تصميم و تنفيذ خلية عصبية (باستخدام دالة التفعيل غير الخطية السيغمويد) و التي تعتبر وحده أناسية في الشبكات العصبية الاصطناعية، تنفيذ الخلية باستخدام صبغة الأعداد الصحيحة و صبغة النقطة العائمة.

تم تصميم و تنفيذ شبكة عصبية متعددة الطبقات.

حيث إن الشبكة المصممة دربت باستخدام خوارزمية الانتشار العكسي باستخدام برنامج محاكاة تم تطويره في بيئة Matlab لغرض الحصول على المعاملات المثلى الخاصة بالشبكة العصبية، تم بناء الكيان المادي للشبكة على شريحة مصفوفة البوابات المبرمجة حقليا نوع Spartan 3E، و تم تنفيذ هذه الشبكة بصيغة النقطة العائمة على شريحة (FPGA) نوع و مقارنتها مع الشبكة المنفذة بصيغة الإعداد الصحيحة.

الملخص EN

In this paper, we suggest a method for designing and implementing of multilayer Perceptron (MLP) neural network based on backpropagation (PB) learning algorithm.

The method is described using very high speed integrated circuit hardware description language (VHDL), that used in developing the designs of a very large scale integration (VLSI).

Firstly artificial neuron with sigmoid activation function has been designed and implemented which is considered as a basic unit of MLP.

The MLP network is trained by BP algorithms, in the Matlab environment in order to obtain the ideal parameters of the network.

Then hardware implementation of MLP on FPGAs, of types Spartan 3E and Virtex4 is achieved by using integer format and floating point format respectively.

A comparison is done between the two arithmetic formats of MLP implementations on FPGAs.

نمط استشهاد جمعية علماء النفس الأمريكية (APA)

رافد أحمد خليل وكداوي، نور طلال. 2009. مصفوفة البوابات المبرمجة حقليا (FPGA) المنفذة لشبكات المدرك متعددة الطبقات (MLP). مجلة هندسة الرافدين،مج. 17، ع. 1، ص ص. 1-13.
https://search.emarefa.net/detail/BIM-337637

نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)

رافد أحمد خليل وكداوي، نور طلال. مصفوفة البوابات المبرمجة حقليا (FPGA) المنفذة لشبكات المدرك متعددة الطبقات (MLP). مجلة هندسة الرافدين مج. 17، ع. 1 (شباط 2013)، ص ص. 1-13.
https://search.emarefa.net/detail/BIM-337637

نمط استشهاد الجمعية الطبية الأمريكية (AMA)

رافد أحمد خليل وكداوي، نور طلال. مصفوفة البوابات المبرمجة حقليا (FPGA) المنفذة لشبكات المدرك متعددة الطبقات (MLP). مجلة هندسة الرافدين. 2009. مج. 17، ع. 1، ص ص. 1-13.
https://search.emarefa.net/detail/BIM-337637

نوع البيانات

مقالات

لغة النص

العربية

الملاحظات

يتضمن مراجع ببليوجرافية

رقم السجل

BIM-337637