FPGA implementation of digital modulation recognition

العناوين الأخرى

التعرف على التعديل الرقمي باستخدام FPGA

المؤلفون المشاركون

Abd Allah, Usamah A. M.
Zaydan, I. A.
al-Kumi, O. M.

المصدر

Mansoura Engineering Journal

العدد

المجلد 32، العدد 4 (31 ديسمبر/كانون الأول 2007)، ص ص. 1-12، 12ص.

الناشر

جامعة المنصورة كلية الهندسة

تاريخ النشر

2007-12-31

دولة النشر

مصر

عدد الصفحات

12

التخصصات الرئيسية

تكنولوجيا المعلومات وعلم الحاسوب

الملخص AR

يهدف هذا البحث إلى تصميم و تنفيذ نظام لتحديد نوع التعديل الرقمي للإشارة باستخدام تقنية مصفوفة الدوائر المنطقية FPGA.

و لقد تم نشر أبحاث عديدة في مجال التعرف على التعديل الرقمي و لكنها كانت تفتقد للناحية التطبيقية للمعالجة اللحظية للإشارات حيث كانت تعتمد الأبحاث على خوارزميات يصعب تحقيقها باستخدام FPGA.

و من أهم متطلبات المعالجة اللحظية للإشارات مراعاة تقليل زمن المعالجة ليكون مناسبا للتطبيقات العملية, كما يراعى إمكانات النظام المستخدم في التنفيذ.

و لقد تم في هذا البحث مراعاة هذه العوامل في تصميم و تنفيذ نظام للتعرف على التعديل الرقمي للإشارة قابل للتنفيذ باستخدام FPGA حيث يتم التمييز بين ثلاثة أنواع من التعديل الرقمي و هي تعديل الاتساع و تعديل التردد و تعديل الزاوية, كما يمكن التعرف على درجة التعديل من 1–16.

الملخص EN

This paper introduces a practical implementation of automatic modulation recognition (AMR) algorithm using Field Programmable Gate Array (FPGA). FPGA is an attractive choice for the implementation due to its advantages in performance, power consumption and configurability.

Most of AMR researches are based on complex techniques that are not suitable for real time implementation, which requires an efficient use of the FPGA resources to reduce the number of gates.

A new algorithm for AMR is introduced to detect the type of digital modulation presented in the incoming signal.

This algorithm is carefully designed to meet the requirements of FPGA to obtain a single module that can be fitted in one chip.

The modulation types considered are amplitude shift keying ASK, frequency shift keying FSK, and phase shift keying PSK, with a modulation degree up to 16-ary.

The implementation is carried out using the SPARTAN-3 development kit from Xilinx [1].

The system can tolerate signal to noise ratio (S/N) down to 10 dB without errors.

نمط استشهاد جمعية علماء النفس الأمريكية (APA)

Zaydan, I. A.& Abd Allah, Usamah A. M.& al-Kumi, O. M.. 2007. FPGA implementation of digital modulation recognition. Mansoura Engineering Journal،Vol. 32, no. 4, pp.1-12.
https://search.emarefa.net/detail/BIM-324848

نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)

Zaydan, I. A.…[et al.]. FPGA implementation of digital modulation recognition. Mansoura Engineering Journal Vol. 32, no. 4 (2007), pp.1-12.
https://search.emarefa.net/detail/BIM-324848

نمط استشهاد الجمعية الطبية الأمريكية (AMA)

Zaydan, I. A.& Abd Allah, Usamah A. M.& al-Kumi, O. M.. FPGA implementation of digital modulation recognition. Mansoura Engineering Journal. 2007. Vol. 32, no. 4, pp.1-12.
https://search.emarefa.net/detail/BIM-324848

نوع البيانات

مقالات

لغة النص

الإنجليزية

الملاحظات

Includes appendices : p. 9-12

رقم السجل

BIM-324848