تمثيل تحويل المويجة الثنائي الأبعاد باستخدام مرشح 35 على مصفوفة رقاقة البرمجة الحقلية

المؤلفون المشاركون

سهلة عبد علي
الغريري، مهى عبد الرحمن حسو

المصدر

مجلة الرافدين لعلوم الحاسبات و الرياضيات : مجلة علمية محكمة و مفهرسة

الناشر

جامعة الموصل كلية علوم الحاسبات و الرياضيات

تاريخ النشر

2013-04-30

دولة النشر

العراق

عدد الصفحات

9

التخصصات الرئيسية

تكنولوجيا المعلومات وعلم الحاسوب

الموضوعات

• هندسة البرمجيات
• الخوارزميات الجينية

الملخص العربي

كسبت تحويلات المويجة (DWT) مؤخرا الكثير من الشعبية في حقل الإثارة و معالجة الصورة، و هذا بسبب قابليتها على تزويد معلومات التردد و الوقت بشكل آني.

في هذا البحث تم التركيز على استخدام تحويلات المويجة ذات البعدين (2D-DWT) باعتماد الطريقة التقليدية، الالتفاف الرياضي (convolution)، لمعالجة الصورة و تطبيقه باستخدام جهازField Programmable Gate Array) (FPGA، إذ أن الكثير من البحوث تم تطبيقها على هذه الأجهزة المادية و بشكل ملحوظ في السنوات الأخيرة للاستفادة من محاسنها، باستخدام لغة وصف الكيان المادي VHDL.

تم في هذا البحث اقتراح معماريتين ل VHDL لتطبيق الالتفاف الرياضي للمرشح Daubechies 5 / 3-tap biorthogonal filter bank واحدة بسيطة و الثانية تحسين للمعمارية السابقة، باستبدال الضارب بعمليات الإزاحة و الجمع (shift-add).

معمارية التحسين المقترحة تم تصميمها و تطبيقها على جهاز FPGA من نوع Xilinx XC3S500E Spartan-3E.

الملخص الإنجليزي

Recently the Wavelet Transform has gained a lot of popularity in the field of signal and image processing, this is due to its capability of providing both time and frequency information simultaneously.

In this paper, focus on used Discrete Wavelet Transform 2-dimenssion (2D- DWT) based on conventional approach, convolution, to image processing and implementation by using FPGA (Field Programmable Gate Array) ,due to many researches were implemented on this Hardware in recent years ,using VHDL.

In this paper, has been proposed two VHDL architectures to implementation the conventional of the Daubechies 5/3-tap biorthogonal filter bank, a simple – straightforward one and an optimized one, substituting the multipliers used for scaling with shift add operations.

The architecture of optimized approaches were designed and implemented on FPGA, type of Xilinx XC3S500E Spartan-3E.

نوع البيانات

أوراق مؤتمرات

رقم السجل

BIM-333508

• APA
• MLA
• AMA