A framework for ASIP and multiprocessor architectures integration within reconfigurable SOC and FPGA devices

المؤلفون المشاركون

Ayduni, Yasin
Abid, Muhammad
Gogniat, Guy
Philippe, Jean-Luc

المصدر

The Arabian Journal for Science and Engineering. Section C, Theme issues

العدد

المجلد 32، العدد 2C(s) (31 ديسمبر/كانون الأول 2007)، ص ص. 3-12، 10ص.

الناشر

جامعة الملك فهد للبترول و المعادن

تاريخ النشر

2007-12-31

دولة النشر

السعودية

عدد الصفحات

10

التخصصات الرئيسية

الهندسة الكهربائية

الموضوعات

الملخص AR

لقد اكتسبت المعالجات المختصة في تطبيقات محددة (ASIPs) شعبية في مجال إنتاج الرقائق كما هو الشأن في الأوساط البحثية.

فهي (ASIPs)توفر حلا ناجعا موفقا بين الكفاءة و المرونة بالنسبة للأنظمة المدمجة .(SoC) و بعامة فإن المعالج المختص في تطبيقات محددة يوفر القدرة على توسيع مجموعة التعليمات الأساسية لمعالج ذي أغراض عامة بمده بمجموعة من التعليمات بحسب الطلب التي تكون مدعومة بموارد محددة متوفرة على المعالج المختص.

و الموارد المادية التي تتضمن التعليمات الخاصة يمكن أن تكون من فئة الوحدات الوظيفية القابلة لإعادة التهيئة و هي قيد التشغيل أو من تلك الرقائق سابقة التأليف.

و في هذه المقالة نقترح إطارا لتطبيق النماذج داخل أجهزة FPGAs باستخدام ASIPs و تصميم متعدد المعالجات.

في مرحلة أولى، و نقدم لمحة عامة عن طريقة لتحديد التعليمات الخشنة و التعليمات المحددة في التمديدات لبرنامج التطبيقات و عملية إدماج ال ASIP.

في مرحلة الثانية، و قد قسمنا البيانات المدخلة للحصول على المعطيات المتزامنة ذات التبعية بالنسبة للتطبيق المستهدف كي نتمكن من إنجاز العمليات على تصميم متعدد المعالجات.

وفي مرحلة أخيرة، نقدم مقارنة بين مستويات الأداء التي قدمها التطبيق المستهدف باستعمال تصميم من فئة ال ASIP و آخر متعدد المعالجات.

الملخص EN

Application-Specific Instruction-set Processors (ASIPs) have gained popularity in production chips as well as in the research community.

They offer a viable solution to the tradeoff between efficiency and flexibility for the embedded System-on-a- Chip (SoC).

Generally, an ASIP has the capability to extend the base instruction set of a general-purpose processor with a set of customized instructions supported by the specific hardware resources provided on the ASIP.

The hardware implementing the specific instructions can be either runtime reconfigurable functional units, or pre-synthesized circuits.

In this paper, we propose a framework for prototype application within FPGAs devices using ASIPs and multiprocessors architecture.

Firstly, we provide an overview of a method to identify coarse and finite grain instruction set extensions in application code and integration process of ASIP.

Second, we split the data input application to get concurrence and the data dependency of the target application in order to process to multiprocessor execution.

Finally, we compare the performances levels given by the execution of the application using ASIP architecture and multiprocessor architecture.

نمط استشهاد جمعية علماء النفس الأمريكية (APA)

Ayduni, Yasin& Abid, Muhammad& Gogniat, Guy& Philippe, Jean-Luc. 2007. A framework for ASIP and multiprocessor architectures integration within reconfigurable SOC and FPGA devices. The Arabian Journal for Science and Engineering. Section C, Theme issues،Vol. 32, no. 2C(s), pp.3-12.
https://search.emarefa.net/detail/BIM-358436

نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)

Ayduni, Yasin…[et al.]. A framework for ASIP and multiprocessor architectures integration within reconfigurable SOC and FPGA devices. The Arabian Journal for Science and Engineering. Section C, Theme issues Vol. 32, no. 2C(s) (Dec. 2007), pp.3-12.
https://search.emarefa.net/detail/BIM-358436

نمط استشهاد الجمعية الطبية الأمريكية (AMA)

Ayduni, Yasin& Abid, Muhammad& Gogniat, Guy& Philippe, Jean-Luc. A framework for ASIP and multiprocessor architectures integration within reconfigurable SOC and FPGA devices. The Arabian Journal for Science and Engineering. Section C, Theme issues. 2007. Vol. 32, no. 2C(s), pp.3-12.
https://search.emarefa.net/detail/BIM-358436

نوع البيانات

مقالات

لغة النص

الإنجليزية

الملاحظات

Includes bibliographical references : p. 12

رقم السجل

BIM-358436