Design Example of Useful Memory Latency for Developing a Hazard Preventive Pipeline High-Performance Embedded-Microprocessor
المؤلف
المصدر
العدد
المجلد 2013، العدد 2013 (31 ديسمبر/كانون الأول 2013)، ص ص. 1-10، 10ص.
الناشر
Hindawi Publishing Corporation
تاريخ النشر
2013-07-22
دولة النشر
مصر
عدد الصفحات
10
التخصصات الرئيسية
العلوم الهندسية و تكنولوجيا المعلومات
الملخص EN
The existence of structural, control, and data hazards presents a major challenge in designing an advanced pipeline/superscalar microprocessor.
An efficient memory hierarchy cache-RAM-Disk design greatly enhances the microprocessor's performance.
However, there are complex relationships among the memory hierarchy and the functional units in the microprocessor.
Most past architectural design simulations focus on the instruction hazard detection/prevention scheme from the viewpoint of function units.
This paper emphasizes that additional inboard memory can be well utilized to handle the hazardous conditions.
When the instruction meets hazardous issues, the memory latency can be utilized to prevent performance degradation due to the hazard prevention mechanism.
By using the proposed technique, a better architectural design can be rapidly validated by an FPGA at the start of the design stage.
In this paper, the simulation results prove that our proposed methodology has a better performance and less power consumption compared to the conventional hazard prevention technique.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
Cheng, Ching-Hwa. 2013. Design Example of Useful Memory Latency for Developing a Hazard Preventive Pipeline High-Performance Embedded-Microprocessor. VLSI Design،Vol. 2013, no. 2013, pp.1-10.
https://search.emarefa.net/detail/BIM-471159
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
Cheng, Ching-Hwa. Design Example of Useful Memory Latency for Developing a Hazard Preventive Pipeline High-Performance Embedded-Microprocessor. VLSI Design No. 2013 (2013), pp.1-10.
https://search.emarefa.net/detail/BIM-471159
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
Cheng, Ching-Hwa. Design Example of Useful Memory Latency for Developing a Hazard Preventive Pipeline High-Performance Embedded-Microprocessor. VLSI Design. 2013. Vol. 2013, no. 2013, pp.1-10.
https://search.emarefa.net/detail/BIM-471159
نوع البيانات
مقالات
لغة النص
الإنجليزية
الملاحظات
Includes bibliographical references
رقم السجل
BIM-471159
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر