Enabling Fast ASIP Design Space Exploration : An FPGA-Based Runtime Reconfigurable Prototyper
المؤلفون المشاركون
Raffo, Luigi
Lindwer, Menno M.
Meloni, Paolo
Tuveri, Giuseppe
Pomata, Sebastiano
Secchi, Simone
المصدر
العدد
المجلد 2012، العدد 2012 (31 ديسمبر/كانون الأول 2012)، ص ص. 1-16، 16ص.
الناشر
Hindawi Publishing Corporation
تاريخ النشر
2012-03-29
دولة النشر
مصر
عدد الصفحات
16
التخصصات الرئيسية
العلوم الهندسية و تكنولوجيا المعلومات
الملخص EN
Application Specific Instruction-set Processors (ASIPs) expose to the designer a large number of degrees of freedom.
Accurate and rapid simulation tools are needed to explore the design space.
To this aim, FPGA-based emulators have recently been proposed as an alternative to pure software cycle-accurate simulator.
However, the advantages of on-hardware emulation are reduced by the overhead of the RTL synthesis process that needs to be run for each configuration to be emulated.
The work presented in this paper aims at mitigating this overhead, exploiting a form of software-driven platform runtime reconfiguration.
We present a complete emulation toolchain that, given a set of candidate ASIP configurations, identifies and builds an overdimensioned architecture capable of being reconfigured via software at runtime, emulating all the design space points under evaluation.
The approach has been validated against two different case studies, a filtering kernel and an M-JPEG encoding kernel.
Moreover, the presented emulation toolchain couples FPGA emulation with activity-based physical modeling to extract area and power/energy consumption figures.
We show how the adoption of the presented toolchain reduces significantly the design space exploration time, while introducing an overhead lower than 10% for the FPGA resources and lower than 0.5% in terms of operating frequency.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
Meloni, Paolo& Pomata, Sebastiano& Tuveri, Giuseppe& Secchi, Simone& Raffo, Luigi& Lindwer, Menno M.. 2012. Enabling Fast ASIP Design Space Exploration : An FPGA-Based Runtime Reconfigurable Prototyper. VLSI Design،Vol. 2012, no. 2012, pp.1-16.
https://search.emarefa.net/detail/BIM-482411
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
Meloni, Paolo…[et al.]. Enabling Fast ASIP Design Space Exploration : An FPGA-Based Runtime Reconfigurable Prototyper. VLSI Design No. 2012 (2012), pp.1-16.
https://search.emarefa.net/detail/BIM-482411
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
Meloni, Paolo& Pomata, Sebastiano& Tuveri, Giuseppe& Secchi, Simone& Raffo, Luigi& Lindwer, Menno M.. Enabling Fast ASIP Design Space Exploration : An FPGA-Based Runtime Reconfigurable Prototyper. VLSI Design. 2012. Vol. 2012, no. 2012, pp.1-16.
https://search.emarefa.net/detail/BIM-482411
نوع البيانات
مقالات
لغة النص
الإنجليزية
الملاحظات
Includes bibliographical references
رقم السجل
BIM-482411
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر