Proposed design and implementation of a schematic FPGA-BASED binary arithmetic multiplier
Author
Source
Iraqi Journal of Computer, Communications and Control Engineering
Issue
Vol. 11, Issue 1 (30 Jun. 2011), pp.106-113, 8 p.
Publisher
Publication Date
2011-06-30
Country of Publication
Iraq
No. of Pages
8
Main Subjects
Information Technology and Computer Science
Abstract AR
تقدم هذه المقالة تصميما مقترحا و تنفيذا حسابي إلكتروني (8-bit Arithmetic Multiplier) باستخدام تقنيات مصفوفة البوابات القابلة للبرمجة حقليا (FPGA).
يتم تنفيذ التصميم باستخدام الطريقة التخطيطية (schematic) باستخدام لوحة منظومة الأجهزة المنطقية المبرمجة (PLD) و الذي يحوي مصفوفة البوابات القابلة للبرمجة حقليا من نوع (Altera) برقم (EPF8282ALC4-4) المتكون من 5000 بوابة منطقية قابلة للبرمجة من عائلة FLEX8000 مع الملحقات الضرورية الأخرى.
و تم تنفيذ التصميم المقترح باستخدام البرنامج (MAXplus2) الإصدار (10.1).
تم اختبار التصميم باستخدام لوحة التجربة (SN-PLDE3A) و الملحقة باللوحة الرئيسية.
و أظهرت النتائج الاستخدام الفعال الأداء العالي بما في ذلك الدقة و السرعة.
Abstract EN
This article presents a proposed design and implementation of an 8-bit Arithmetic Multiplier based on FPGA (Field Programmable Gate Array).
The design is implemented a schematic FPGA way using CPLD (Complex Programmable Logic Device) development board SN-PLDE2.
The development board contains an FPGA device EPF8282ALC4-4 (5000 gates account) of Altera FLEX 8000 family (Flexible Logic Element Matrix) with the other necessary peripherals.
The proposed design is achieved under MAXplus2 V10.1 software for FPGA programming.
The designed arithmetic multiplier is tested using an experiment board (SN-PLDE3A).
The results show both efficient usage and high performance including the accuracy and the fast operation.
American Psychological Association (APA)
Khalil, Yazan A.. 2011. Proposed design and implementation of a schematic FPGA-BASED binary arithmetic multiplier. Iraqi Journal of Computer, Communications and Control Engineering،Vol. 11, no. 1, pp.106-113.
https://search.emarefa.net/detail/BIM-308732
Modern Language Association (MLA)
Khalil, Yazan A.. Proposed design and implementation of a schematic FPGA-BASED binary arithmetic multiplier. Iraqi Journal of Computer, Communications and Control Engineering Vol. 11, no. 1 (Jun. 2011), pp.106-113.
https://search.emarefa.net/detail/BIM-308732
American Medical Association (AMA)
Khalil, Yazan A.. Proposed design and implementation of a schematic FPGA-BASED binary arithmetic multiplier. Iraqi Journal of Computer, Communications and Control Engineering. 2011. Vol. 11, no. 1, pp.106-113.
https://search.emarefa.net/detail/BIM-308732
Data Type
Journal Articles
Language
English
Notes
Includes bibliographical references : p. 113
Record ID
BIM-308732