FPGA versus subword parallelism implementations for a VQ problem

Other Title(s)

تنفيذ خوارزمية تكميم المتجهات بطريقة مصفوفة البوابات المنطقية القابلة للبرمجة مقابل طريقة توازي الكلمة الجزئية

Joint Authors

Mahmud, Mahmud Shukr
Salman, Layth Baqir

Source

al-Mansour

Publisher

al-Mansour University College

Publication Date

2010-12-31

Country of Publication

Iraq

No. of Pages

15

Main Subjects

Information Technology and Computer Science

Topics

• Digital electronics

Arabic Abstract

تستخدم خوارزمية تكميم المتجهات بشكل واسع في ضغط بيانات الصور و بيانات الصوت و بشكل اعم في معالجة الإشارات.

إن تكميم المتجهات هو تعميم لتكميم الكمية العددية و هي طريقة تعتمد على مبدأ سجل الرموز.

رغم ذلك فان تصميم سجل رموز يمثل مجموعة المتجهات المدخلة هو عملية معقدة.

و أحد الحلول الناجحة لهذه المشكلة هو من خلال أسلوب العمل المتوازي.

في السنوات الأخيرة أصبحت أنظمة الحساب عالية الكفاءة أكثر انتشار ا خاصة بوجود مصفوفة البوابات المنطقية القابلة للبرمجة عالية المرونة و بو جود المعالجات العامة الاستخدام المعززة بايعازات MMX, SSE, SIMD.

تستخدم مصفوفة البوابات المنطقية القابلة للبرمجة في الحالات التي تكون فيها الخوارزمية ذات طبيعة متوازية.

حيث يمكن بناء مجموعة من وحدات المعالجة المتشابهة في الشريحة الواحدة لغرض القيام بالمعالجة المطلوبة.

إن امتداد ISA الخاص بايعازات SIMD للمعالجات العامة الغرض تم تصميمه لاستثمار القدرة على العمل على التوازي SLPمع المكون المادي الموجود.

في هذا البحث تم اقتراح طريقتين لتنفيذ خوارزمية تكميم المتجهات.

الطريقة الأولى هي الطريقة مبنية على أساس المكون المادي لمصفوفة البوبات المنطقية القابلة للبرمجة و الطريقة الثانية مبنية على أساس برنامج يستخدم ايعازات SIMD و تم إجراء مقارنة بين الطريقتين.

English Abstract

Vector Quantization (VQ) is a widely used algorithm in image data compression, voice compression, and more generally in signal processing.

VQ is a generalization of scalar quantization and it is a codebook-based method.

Unfortunately, designing a codebook that best represents the set of input vectors is an NP-hard problem.

One of the successful solutions to this problem is to parallelize it.

In recent years, high performance computing system have become more and more widespread, especially with the advent of highly flexible Field Programmable Gate Array (FPGA) and relatively cheap general purpose processors supported with SIMD instructions (MMX, SSE). FPGAs are used in situation where the implemented algorithm is highly parallel.

Arrays of processing units can be built in a single FPGA chip to perform the required process.

The SIMD media ISA extensions for generalpurpose processors has usually been to utilize Sub-word Level Parallelism (SLP) with existing hardware. In this paper, two methods for parallelizing VQ are proposed.

The first is a hardware-based parallelism using FPGA; and the second is a software-based parallelism using SIMD instructions.

Finally, a comparison between the two proposed methods is obtained.

Data Type

Conference Papers

Record ID

BIM-326007

• APA
• MLA
• AMA