VLSI architecture for real time IWT
Other Title(s)
معمارية للتحويل المويجي الصحيح في الزمن الحقيقي
Author
al-Sulaifani, Ahmad Khurshid Muhammad
Source
al-Rafidain Engineering Journal
Issue
Vol. 14, Issue 3 (30 Sep. 2006)23 p.
Publisher
University of Mosul College of Engineering
Publication Date
2006-09-30
Country of Publication
Iraq
No. of Pages
23
Main Subjects
Topics
Abstract AR
في هذا البحث اقترحت معمارية جديدة للتحويل المويجي في الزمن الحقيقي مبنية على مخطط الرفع لتحويل العدد الصحيح إلى العدد الصحيح (IWT).
استخدمت طريقة تصميم كفؤة تتماشى مع تكنولوجيا (VLSI) لبناء معمارية متكاملة يمكنها أن تعمل كتحويل مويجي أمامي أو عكسي.
إن المعمارية المصممة هي بسيطة، مقولبة، سببية، و قابلة للربط المتتالي لحساب التحويل المويجي.
المعمارية المصممة مستندة على مرشح 5 / 3 ثنائي التعامد و هي مثالية من ناحية المساحة و الوقت.
إن المعمارية سهلة و مهيأة لكي تستخدم في تطبيقات التشغيل في الوقت الحقيقي و بتقنية خط الأنابيب و لا تعتمد على طول الإشارة الداخلة أي من دون الحاجة إلى ذاكرة خزن.
تم دراسة الدقة العددية من خلال أنموذج محاكاة من خلال إدخال أعداد صحيحة ذو طول (8) بت و بصيغة المتمم لـ (2).
أظهرت الاختبارات التجريبية أن عرض طريق البيانات للمعمارية المقترحة يمكن أن تثبت عند (10) بت.
Abstract EN
-In this paper, the design of new real time integer to integer lifting based wavelet transform IWT architecture is focused.
An efficient design method is proposed to construct an integrated programmable VLSI architecture that can operate as forward or backward IWT in pipeline fashion.
The layout VLSI integrated structure is simple, modular, and cascadable for computation of wavelet transform based on 5 / 3 biorthogonal filters.
The architecture is optimal with respect to both area and time and independent of the size of the input signal without n e c e s s i t a t e t o m e m o r y.
The lifting steps adapted to be causal and the proposed architecture is suitable to be used in the real time processing applications.
The critical path of the architecture is equal to critical path of one lifting step.
The numerical precision has been established using simulink model.
Experimental tests have been made with 8-bit signed two's complement integer numbers.
Based on the experimental result observations, the data path width of proposed architecture is fixed at 10 bits.
American Psychological Association (APA)
al-Sulaifani, Ahmad Khurshid Muhammad. 2006. VLSI architecture for real time IWT. al-Rafidain Engineering Journal،Vol. 14, no. 3.
https://search.emarefa.net/detail/BIM-348563
Modern Language Association (MLA)
al-Sulaifani, Ahmad Khurshid Muhammad. VLSI architecture for real time IWT. al-Rafidain Engineering Journal Vol. 14, no. 3 (2006).
https://search.emarefa.net/detail/BIM-348563
American Medical Association (AMA)
al-Sulaifani, Ahmad Khurshid Muhammad. VLSI architecture for real time IWT. al-Rafidain Engineering Journal. 2006. Vol. 14, no. 3.
https://search.emarefa.net/detail/BIM-348563
Data Type
Journal Articles
Language
English
Notes
Includes bibliographical references
Record ID
BIM-348563