![](/images/graphics-bg.png)
An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive Templates
المؤلفون المشاركون
Devi, T. Kalavathi
Palaniappan, Sakthivel
المصدر
العدد
المجلد 2015، العدد 2015 (31 ديسمبر/كانون الأول 2015)، ص ص. 1-13، 13ص.
الناشر
Hindawi Publishing Corporation
تاريخ النشر
2015-10-07
دولة النشر
مصر
عدد الصفحات
13
التخصصات الرئيسية
الطب البشري
تكنولوجيا المعلومات وعلم الحاسوب
الملخص EN
Convolutional codes are comprehensively used as Forward Error Correction (FEC) codes in digital communication systems.
For decoding of convolutional codes at the receiver end, Viterbi decoder is often used to have high priority.
This decoder meets the demand of high speed and low power.
At present, the design of a competent system in Very Large Scale Integration (VLSI) technology requires these VLSI parameters to be finely defined.
The proposed asynchronous method focuses on reducing the power consumption of Viterbi decoder for various constraint lengths using asynchronous modules.
The asynchronous designs are based on commonly used Quasi Delay Insensitive (QDI) templates, namely, Precharge Half Buffer (PCHB) and Weak Conditioned Half Buffer (WCHB).
The functionality of the proposed asynchronous design is simulated and verified using Tanner Spice (TSPICE) in 0.25 µm, 65 nm, and 180 nm technologies of Taiwan Semiconductor Manufacture Company (TSMC).
The simulation result illustrates that the asynchronous design techniques have 25.21% of power reduction compared to synchronous design and work at a speed of 475 MHz.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
Devi, T. Kalavathi& Palaniappan, Sakthivel. 2015. An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive Templates. The Scientific World Journal،Vol. 2015, no. 2015, pp.1-13.
https://search.emarefa.net/detail/BIM-1078934
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
Devi, T. Kalavathi& Palaniappan, Sakthivel. An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive Templates. The Scientific World Journal No. 2015 (2015), pp.1-13.
https://search.emarefa.net/detail/BIM-1078934
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
Devi, T. Kalavathi& Palaniappan, Sakthivel. An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive Templates. The Scientific World Journal. 2015. Vol. 2015, no. 2015, pp.1-13.
https://search.emarefa.net/detail/BIM-1078934
نوع البيانات
مقالات
لغة النص
الإنجليزية
الملاحظات
Includes bibliographical references
رقم السجل
BIM-1078934
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
![](/images/ebook-kashef.png)
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر
![](/images/kashef-image.png)