FPGA implementation of an array processor

المؤلف

Nayif, Firas M.

المصدر

Iraqi Journal of Computer, Communications and Control Engineering

العدد

المجلد 6، العدد 1 (31 مارس/آذار 2006)، ص ص. 56-63، 8ص.

الناشر

الجامعة التكنولوجية

تاريخ النشر

2006-03-31

دولة النشر

العراق

عدد الصفحات

8

التخصصات الرئيسية

الهندسة الكهربائية

الملخص AR

إن هذا البحث يوصف كيفية تمثيل معالج متعدد الخلايا في رقاقة المصفوفات البرمجية (FPGA) لشركة (Xilinx) للالكترونيات الدقيقة.

لقد تم ربط التصميم إلى الحاسبة الشخصية من أجل اختباره كضارب للمصفوفات (2 x 2) باستخدام لغة البرمجة ذات المستوى العالي (البيسك المرئي).

تم تصميم و تطوير معمارية المعالج باستخدام لغة وصف التصميم العالية السرعة (VHDL) كبيئة برمجية في حين تمت عملية التركيب و التنفيذ باستخدام برنامج (Foundation Series 4.1i).

قبل اختبار التصميم عمليا تمت عملية محاكاة برمجية (Simulation Software) للتصميم من أجل اختبار كفاءة التصميم قبل تنفيذه.

الملخص EN

This paper describes how to map the array processor to the Xilinx Field Programmable Gate Array (FPGA) Chip.

The design- is connected to personal computer and tested as a matrix multiplication using a high level (Visual Basic) program.

'the developed con^’olution architecture was capturcd through the use of the very High Scale Hardware Description Language (VHDL).

Xilinx Foundation series (4.

1i) Computer Aided Design (CAD) software package was used to synthesize and implement the architecture of the array processor to the FPGA chip.

Before the 2rchitecture was prototyped into the prototyping board for experimental testing, the architecture was functionally and performance validated through Hardware Description language (HDL) software simulation via post-synthesis and post-impiementation software simulations.

نمط استشهاد جمعية علماء النفس الأمريكية (APA)

Nayif, Firas M.. 2006. FPGA implementation of an array processor. Iraqi Journal of Computer, Communications and Control Engineering،Vol. 6, no. 1, pp.56-63.
https://search.emarefa.net/detail/BIM-442449

نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)

Nayif, Firas M.. FPGA implementation of an array processor. Iraqi Journal of Computer, Communications and Control Engineering Vol. 6, no. 1 (2006), pp.56-63.
https://search.emarefa.net/detail/BIM-442449

نمط استشهاد الجمعية الطبية الأمريكية (AMA)

Nayif, Firas M.. FPGA implementation of an array processor. Iraqi Journal of Computer, Communications and Control Engineering. 2006. Vol. 6, no. 1, pp.56-63.
https://search.emarefa.net/detail/BIM-442449

نوع البيانات

مقالات

لغة النص

الإنجليزية

الملاحظات

Includes bibliographical references : p. 62-63

رقم السجل

BIM-442449