FPGA implementation of an array processor
Author
Source
Iraqi Journal of Computer, Communications and Control Engineering
Issue
Vol. 6, Issue 1 (31 Mar. 2006), pp.56-63, 8 p.
Publisher
Publication Date
2006-03-31
Country of Publication
Iraq
No. of Pages
8
Main Subjects
Abstract AR
إن هذا البحث يوصف كيفية تمثيل معالج متعدد الخلايا في رقاقة المصفوفات البرمجية (FPGA) لشركة (Xilinx) للالكترونيات الدقيقة.
لقد تم ربط التصميم إلى الحاسبة الشخصية من أجل اختباره كضارب للمصفوفات (2 x 2) باستخدام لغة البرمجة ذات المستوى العالي (البيسك المرئي).
تم تصميم و تطوير معمارية المعالج باستخدام لغة وصف التصميم العالية السرعة (VHDL) كبيئة برمجية في حين تمت عملية التركيب و التنفيذ باستخدام برنامج (Foundation Series 4.1i).
قبل اختبار التصميم عمليا تمت عملية محاكاة برمجية (Simulation Software) للتصميم من أجل اختبار كفاءة التصميم قبل تنفيذه.
Abstract EN
This paper describes how to map the array processor to the Xilinx Field Programmable Gate Array (FPGA) Chip.
The design- is connected to personal computer and tested as a matrix multiplication using a high level (Visual Basic) program.
'the developed con^’olution architecture was capturcd through the use of the very High Scale Hardware Description Language (VHDL).
Xilinx Foundation series (4.
1i) Computer Aided Design (CAD) software package was used to synthesize and implement the architecture of the array processor to the FPGA chip.
Before the 2rchitecture was prototyped into the prototyping board for experimental testing, the architecture was functionally and performance validated through Hardware Description language (HDL) software simulation via post-synthesis and post-impiementation software simulations.
American Psychological Association (APA)
Nayif, Firas M.. 2006. FPGA implementation of an array processor. Iraqi Journal of Computer, Communications and Control Engineering،Vol. 6, no. 1, pp.56-63.
https://search.emarefa.net/detail/BIM-442449
Modern Language Association (MLA)
Nayif, Firas M.. FPGA implementation of an array processor. Iraqi Journal of Computer, Communications and Control Engineering Vol. 6, no. 1 (2006), pp.56-63.
https://search.emarefa.net/detail/BIM-442449
American Medical Association (AMA)
Nayif, Firas M.. FPGA implementation of an array processor. Iraqi Journal of Computer, Communications and Control Engineering. 2006. Vol. 6, no. 1, pp.56-63.
https://search.emarefa.net/detail/BIM-442449
Data Type
Journal Articles
Language
English
Notes
Includes bibliographical references : p. 62-63
Record ID
BIM-442449