Performance Analysis of High Speed Hybrid CMOS Full Adder Circuits for Low Voltage VLSI Design
المؤلفون المشاركون
Tiwari, Sudarshan
Nagaria, Rajendra Kumar
Wairya, Subodh
المصدر
العدد
المجلد 2012، العدد 2012 (31 ديسمبر/كانون الأول 2012)، ص ص. 1-18، 18ص.
الناشر
Hindawi Publishing Corporation
تاريخ النشر
2012-04-04
دولة النشر
مصر
عدد الصفحات
18
التخصصات الرئيسية
العلوم الهندسية و تكنولوجيا المعلومات
الملخص EN
This paper presents a comparative study of high-speed and low-voltage full adder circuits.
Our approach is based on hybrid design full adder circuits combined in a single unit.
A high performance adder cell using an XOR-XNOR (3T) design style is discussed.
This paper also discusses a high-speed conventional full adder design combined with MOSCAP Majority function circuit in one unit to implement a hybrid full adder circuit.
Moreover, it presents low-power Majority-function-based 1-bit full addersthat use MOS capacitors (MOSCAP) in its structure.
This technique helps in reducing power consumption, propagation delay, and area of digital circuits while maintaining low complexity of logic design.
Simulation results illustrate the superiority of the designed adder circuits over the conventional CMOS, TG, and hybrid adder circuits in terms of power, delay, power delay product (PDP), and energy delay product (EDP).
Postlayout simulation results illustrate the superiority of the newly designed majority adder circuits against the reported conventional adder circuits.
The design is implemented on UMC 0.18 μm process models in Cadence Virtuoso Schematic Composer at 1.8 V single-ended supply voltage, and simulations are carried out on Spectre S.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
Wairya, Subodh& Nagaria, Rajendra Kumar& Tiwari, Sudarshan. 2012. Performance Analysis of High Speed Hybrid CMOS Full Adder Circuits for Low Voltage VLSI Design. VLSI Design،Vol. 2012, no. 2012, pp.1-18.
https://search.emarefa.net/detail/BIM-451714
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
Wairya, Subodh…[et al.]. Performance Analysis of High Speed Hybrid CMOS Full Adder Circuits for Low Voltage VLSI Design. VLSI Design No. 2012 (2012), pp.1-18.
https://search.emarefa.net/detail/BIM-451714
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
Wairya, Subodh& Nagaria, Rajendra Kumar& Tiwari, Sudarshan. Performance Analysis of High Speed Hybrid CMOS Full Adder Circuits for Low Voltage VLSI Design. VLSI Design. 2012. Vol. 2012, no. 2012, pp.1-18.
https://search.emarefa.net/detail/BIM-451714
نوع البيانات
مقالات
لغة النص
الإنجليزية
الملاحظات
Includes bibliographical references
رقم السجل
BIM-451714
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر