![](/images/graphics-bg.png)
Low-Jitter 0.1-to-5.8 GHz Clock Synthesizer for Area-Efficient Per-Port Integration
المؤلفون المشاركون
Molavi, Reza
Djahanshahi, Hormoz
Mirabbasi, Shahriar
Zavari, Rod
المصدر
Journal of Electrical and Computer Engineering
العدد
المجلد 2013، العدد 2013 (31 ديسمبر/كانون الأول 2013)، ص ص. 1-8، 8ص.
الناشر
Hindawi Publishing Corporation
تاريخ النشر
2013-07-29
دولة النشر
مصر
عدد الصفحات
8
التخصصات الرئيسية
العلوم الهندسية و تكنولوجيا المعلومات
تكنولوجيا المعلومات وعلم الحاسوب
الملخص EN
Phase-locked loops (PLLs) employing LC-based voltage-controlled oscillators (LC VCOs) are attractive in low-jitter multigigahertz applications.
However, inductors occupy large silicon area, and moreover dense integration of multiple LC VCOs presents the challenge of electromagnetic coupling amongst them, which can compromise their superior jitter performance.
This paper presents an analytical model to study the effect of coupling between adjacent LC VCOs when operating in a plesiochronous manner.
Based on this study, a low-jitter highly packable clock synthesizer unit (CSU) supporting a continuous (gapless) frequency range up to 5.8 GHz is designed and implemented in a 65 nm digital CMOS process.
Measurement results are presented for densely integrated CSUs within a multirate multiprotocol system-on-chip PHY device.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
Molavi, Reza& Djahanshahi, Hormoz& Zavari, Rod& Mirabbasi, Shahriar. 2013. Low-Jitter 0.1-to-5.8 GHz Clock Synthesizer for Area-Efficient Per-Port Integration. Journal of Electrical and Computer Engineering،Vol. 2013, no. 2013, pp.1-8.
https://search.emarefa.net/detail/BIM-466204
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
Molavi, Reza…[et al.]. Low-Jitter 0.1-to-5.8 GHz Clock Synthesizer for Area-Efficient Per-Port Integration. Journal of Electrical and Computer Engineering No. 2013 (2013), pp.1-8.
https://search.emarefa.net/detail/BIM-466204
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
Molavi, Reza& Djahanshahi, Hormoz& Zavari, Rod& Mirabbasi, Shahriar. Low-Jitter 0.1-to-5.8 GHz Clock Synthesizer for Area-Efficient Per-Port Integration. Journal of Electrical and Computer Engineering. 2013. Vol. 2013, no. 2013, pp.1-8.
https://search.emarefa.net/detail/BIM-466204
نوع البيانات
مقالات
لغة النص
الإنجليزية
الملاحظات
Includes bibliographical references
رقم السجل
BIM-466204
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
![](/images/ebook-kashef.png)
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر
![](/images/kashef-image.png)