![](/images/graphics-bg.png)
Implementation of Hardware-Accelerated Scalable Parallel Random Number Generators
المؤلفون المشاركون
Peterson, Gregory D.
Harrison, Robert J.
Hinde, Robert J.
Lee, JunKyu
المصدر
العدد
المجلد 2010، العدد 2010 (31 ديسمبر/كانون الأول 2010)، ص ص. 1-11، 11ص.
الناشر
Hindawi Publishing Corporation
تاريخ النشر
2010-03-01
دولة النشر
مصر
عدد الصفحات
11
التخصصات الرئيسية
العلوم الهندسية و تكنولوجيا المعلومات
الملخص EN
The Scalable Parallel Random Number Generators (SPRNGs) library is widely used in computational science applications such as Monte Carlo simulations since SPRNG supports fast, parallel, and scalable random number generation with good statistical properties.
In order to accelerate SPRNG, we develop a Hardware-Accelerated version of SPRNG (HASPRNG) on the Xilinx XC2VP50 Field Programmable Gate Arrays (FPGAs) in the Cray XD1 that produces identical results.
HASPRNG includes the reconfigurable logic for FPGAs along with a programming interface which performs integer random number generation.
To demonstrate HASPRNG for Reconfigurable Computing (RC) applications, we also develop a Monte Carlo π-estimator for the Cray XD1.
The RC Monte Carlo π-estimator shows a 19.1× speedup over the 2.2 GHz AMD Opteron processor in the Cray XD1.
In this paper we describe the FPGA implementation for HASPRNG and a π-estimator example application exploiting the fine-grained parallelism and mathematical properties of the SPRNG algorithm.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
Lee, JunKyu& Peterson, Gregory D.& Harrison, Robert J.& Hinde, Robert J.. 2010. Implementation of Hardware-Accelerated Scalable Parallel Random Number Generators. VLSI Design،Vol. 2010, no. 2010, pp.1-11.
https://search.emarefa.net/detail/BIM-509101
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
Lee, JunKyu…[et al.]. Implementation of Hardware-Accelerated Scalable Parallel Random Number Generators. VLSI Design No. 2010 (2010), pp.1-11.
https://search.emarefa.net/detail/BIM-509101
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
Lee, JunKyu& Peterson, Gregory D.& Harrison, Robert J.& Hinde, Robert J.. Implementation of Hardware-Accelerated Scalable Parallel Random Number Generators. VLSI Design. 2010. Vol. 2010, no. 2010, pp.1-11.
https://search.emarefa.net/detail/BIM-509101
نوع البيانات
مقالات
لغة النص
الإنجليزية
الملاحظات
Includes bibliographical references
رقم السجل
BIM-509101
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
![](/images/ebook-kashef.png)
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر
![](/images/kashef-image.png)