A high performance CMOS adder
العناوين الأخرى
جامع عالي الأداء باستخدام تكنولوجيا ال CMOS
مقدم أطروحة جامعية
مشرف أطروحة جامعية
أعضاء اللجنة
Muhaydat, Khaldun
al-Qarallah, Isam A.
Mismar, Muhammad
الجامعة
جامعة الأميرة سمية للتكنولوجيا
الكلية
كلية الملك عبدالله الثاني للهندسة
القسم الأكاديمي
قسم الهندسة الكهربائية
دولة الجامعة
الأردن
الدرجة العلمية
ماجستير
تاريخ الدرجة العلمية
2016
الملخص العربي
تقدم هذه الرسالة تصاميم مبتكرة لدوائر الجوامع المنطقية (Adders) باستخدام تكنولوجيا ال CMOS.
تتكون أول دارة مقترحة من الجامع الكامل (Full Adder) تمتاز هذه الدارة بانها تتكون من 16 ترانزستور فقط، مما يعني أنها دارة صغيرة الحجم.
وبالمقارنة مع دوائر الجامع الكامل الأخرى، تتميز دارة الجامع الكامل المقترحة بأنها دارة ذات أداء عالي وبأتها تستهلك كمية قليلة من الطاقة.
حيث أن نسبة تحسن الأداء وصلت إلى 75.2% ونسبة تحسن استهلاك الطاقة وصلت إلى %55.7 أما الدارة المقترحة الثانية فهي عبارة عن الجامع النصفي (Hal Adder تمتاز هذه الدارة بأنها تتكون من 15 ترانزستور فقط.
مما يعني أنها دارة صغيرة الحجم أيضا.
وقد تم مقارنة هذه الدارة مع دارة جامع نصفي أخرى، وكانت النتيجة أن نسبة تحسن الأداء وصلت إلى 65.4% ونسبة تحسن استهلاك الطاقة وصلت إلى 35.3.
ثم تم استخدام الجامع الكامل المقترح والجامع النصفي المقترح لتكوين جامع يتمكن من جمع ثمانية ارقام ثنائية في نفس الوقت (bit Adder- تم فحص هذا الجامع على جميع ظروف التصنيع وعند درجات حرارة متنوعة، واظهرت النتائج أن نسبة تحسن الأداء وصلت إلى 23.9% ونسبة تحسن استهلاك الطاقة وصلت إلى 32.5%.
تم تصميم هذه الدوائر والتحقق منها باستخدام أحد أحدث تكنولوجيا التصميم 28 نانومتر CMOS باستخدام مصمم Synopsis designer المتخصص في هذه التكنولوجيا.
الملخص الإنجليزي
Adders that use CMOS technology are the most common adders used in many data-processing processors to perform fast mathematical functions.
Adders are widely used in high performance very large scale integrated (VLSI) systems and chips.
Designing a low power and high speed performance VLSI circuit is one of the challenging aspects.
The CMOS Adder is one of the basic building blocks in many circuits for multiplication, division and exponentiation operations.
However, addition is a timing critical operation in almost all modern processing units.
The performance parameters such as the implementation area, the adder latency, and the power dissipation decide the choice of adders for different applications.
Moreover, there is a comprehensive research push towards designing higher speed and less complex adder circuits and architectures with lower power dissipation.
This work involves the design and simulations of a 1-bit full adder, 1-bit half adder, and 8-bit Carry Increment Adder (CIA) circuits.
The proposed adder circuits are designed and simulated using Synopsys Custom Designer Tool using 28nm technology.
The simulations results show that the proposed 16T 1-bit full adder achieves up to 66.8% improvement in average power, 53.1% improvement in SUM delay time, 64.4% improvement in Cout delay time, 72.1% improvement in SUM power delay product (PDP), and 80.1% improvement in Cout power delay product (PDP), as compared with other 1-bit conventional full adders.
The results also show that the proposed 15T 1-bit half adder circuit achieves up to 35.3% improvement in average power, 47% improvement in SUM delay time, 53.8% improvement in Cout delay time, 65.3% improvement in SUM power delay product (PDP), 70.3% improvement in Cout power delay product (PDP), and 16.6% improvement in area, compared with the other 1-bit static complementary half adders.
Further, the proposed 1-bit full adder and the proposed 1-bit half adder are used to build up an improved 8-bit CIA adder.
The results show that the improved 8-bit CIA adder gives best result in term of average power, delay time, and power delay product (PDP) compared with other 8-bit adders.
When compared with CIA adders that use conventional circuits, the improved 8-bit CIA adder achieves up to 32.5% improvement in average power, 35.4% improvement in SUM delay time, 30.8% improvement in Cout delay time, 52.9% improvement in SUM power delay product (PDP), and 48.7% improvement in Cout power delay product (PDP).
التخصصات الرئيسية
عدد الصفحات
113
قائمة المحتويات
Table of contents.
Abstract.
Abstract in Arabic.
Chapter One : Introduction.
Chapter Two : Literature review.
Chapter Three : Methodology.
Chapter Four : The proposed adder circuits.
Chapter Five : Conclusion and future work.
References.
نمط استشهاد جمعية علماء النفس الأمريكية (APA)
al-Akil, Wasim Fathi. (2016). A high performance CMOS adder. (Master's theses Theses and Dissertations Master). Princess Sumaya University for Technology, Jordan
https://search.emarefa.net/detail/BIM-720850
نمط استشهاد الجمعية الأمريكية للغات الحديثة (MLA)
al-Akil, Wasim Fathi. A high performance CMOS adder. (Master's theses Theses and Dissertations Master). Princess Sumaya University for Technology. (2016).
https://search.emarefa.net/detail/BIM-720850
نمط استشهاد الجمعية الطبية الأمريكية (AMA)
al-Akil, Wasim Fathi. (2016). A high performance CMOS adder. (Master's theses Theses and Dissertations Master). Princess Sumaya University for Technology, Jordan
https://search.emarefa.net/detail/BIM-720850
لغة النص
الإنجليزية
نوع البيانات
رسائل جامعية
رقم السجل
BIM-720850
قاعدة معامل التأثير والاستشهادات المرجعية العربي "ارسيف Arcif"
أضخم قاعدة بيانات عربية للاستشهادات المرجعية للمجلات العلمية المحكمة الصادرة في العالم العربي
تقوم هذه الخدمة بالتحقق من التشابه أو الانتحال في الأبحاث والمقالات العلمية والأطروحات الجامعية والكتب والأبحاث باللغة العربية، وتحديد درجة التشابه أو أصالة الأعمال البحثية وحماية ملكيتها الفكرية. تعرف اكثر