Efficient hardware implementation of the pipelined DES encryption algorithm using FPGA
Other Title(s)
تنفيذ مادي كفوء بأسلوب خطوط الأنابيب لخوارزمية التشفير DES باستخدام FPGA
Author
Source
al-Rafidain Engineering Journal
Issue
Vol. 22, Issue 5 (31 Oct. 2014), pp.63-74, 12 p.
Publisher
University of Mosul College of Engineering
Publication Date
2014-10-31
Country of Publication
Iraq
No. of Pages
12
Main Subjects
Information Technology and Computer Science
Topics
Abstract AR
يقدم هذا البحث تنفيذا ماديا قابلا لإعادة التهيئة ذو كفاءة عالية لخوارزمية DES باقتراح تنفيذ جديد لهذه الخوارزمية باستخدام أسلوب خطوط الأنابيب الفائقة السرعة.
استخدم برنامج Xilinx 9.2i بالاعتماد على لغة وصف الكيان المادي VHDL القابلة للتنفيذ على FPGA Chip Spartan-3E Kit لمحاكاة الخوارزمية المقترحة.
أظهرت الخوارزمية الكفاءة العالية بمقدار 18.327 Gbps و باستغلال (3235 CLBs) فقط من حجم رقاقة FPGA المستخدمة و سرعة تنفيذ مع استغلال جيد للمصادر.
بينت مقارنة النتائج بين التنفيذ المقترح مع النتائج الخاصة ببناءات أخرى مقدمة مؤخرا كفاءة عالية للنموذج المقترح و استغلال المصادر بشكل مثالي باستخدام أسلوب خطوط الأنابيب الفائق السرعة المقترح و المنفذ على رقاقة FPGA مفردة.
Abstract EN
-This paper presents a high throughput reconfigurable hardware implementation of DES Encryption algorithm.
This achieved by using a new proposed implementation of the DES algorithm using superpipelined concept.
DES are simulated using Xilinx 9.
2i software with the use of VHDL as the hardware description language and implemented using Spartan-3E FPGA kit.
The DES Encryption algorithm achieved a high throughput of 18.
327 Gbps and 3235 number of Configurable Logic Blocks (CLBs), obtaining the fastest hardware implementation with better area utilization.
Comparison is made between the proposed implementation and other recent implementations.
The comparison results indicate that a high throughput with optimized resource utilizations can be achieved using a superpipelined concept on the proposed design in a single FPGA chip
American Psychological Association (APA)
Qaqus, Nur Najib. 2014. Efficient hardware implementation of the pipelined DES encryption algorithm using FPGA. al-Rafidain Engineering Journal،Vol. 22, no. 5, pp.63-74.
https://search.emarefa.net/detail/BIM-573333
Modern Language Association (MLA)
Qaqus, Nur Najib. Efficient hardware implementation of the pipelined DES encryption algorithm using FPGA. al-Rafidain Engineering Journal Vol. 22, no. 5 (Oct. 2014), pp.63-74.
https://search.emarefa.net/detail/BIM-573333
American Medical Association (AMA)
Qaqus, Nur Najib. Efficient hardware implementation of the pipelined DES encryption algorithm using FPGA. al-Rafidain Engineering Journal. 2014. Vol. 22, no. 5, pp.63-74.
https://search.emarefa.net/detail/BIM-573333
Data Type
Journal Articles
Language
English
Notes
Includes bibliographical references : p. 73-74
Record ID
BIM-573333